

7

Die Mikrocomputer-Zeitschrift

6.50 DM • 55 öS • 7 sfr. • Juli 1986

NDR-Computer mit 32 Bit

**Augen auf
beim Softwarekauf**

**Turbo-Pascal-
Programme**

**Tests:
Grafik-Tablett
Typenraddrucker
Billig-PC**



Rolf-Dieter Klein

Der 32-Bit-68020-Selbstbaucomputer

NDR-Klein-Computer ganz groß

Das NDR-Klein-Computer-Konzept trägt mühelos bis zum echten 32-Bit-Computer. Damit werden Rechenleistungen erreichbar, wie sie vor kurzem nur bei Minicomputern üblich waren (Gleitkomma-Addition, Multiplikation in 3 µs). Ein schneller Gleitkomma-Prozessor steigert die Geschwindigkeit beim numerischen Rechnen enorm. Der 68020 verfügt außerdem über einen 256 Byte (64 Langworte) großen Instruktionen-Cache-Speicher, der alle Befehle mitspeichert. Bei erneutem Zugriff auf eine dort bereits abgespeicherte Adresse benutzt er den Inhalt des Caches. Damit werden zum Beispiel viele Schleifen sehr schnell und können oft ganz ohne äußeren Zugriff arbeiten.

Viele Leser kennen den NDR-Klein-Computer noch mit dem 8-Bit-Datenbus. Es ist relativ einfach möglich, diesen Datenbus auf 16 oder 32 Bit zu erweitern. Bei einer Erweiterung auf 16 Bit wird der Bus in der Mitte zweigeteilt. Von der CPU aus gesehen links wird der Datenbus mit den Leitungen D15 bis D8, rechts mit den Leitungen D0 bis D7, angesteckt. Dies hat den Vorteil, daß man alle 8-Bit-Karten aus unserem System


ungeändert weiterverwenden kann. Nur den Speicher muß man jetzt immer in doppelter Ausführung bereithalten. Bei einer Erweiterung muß man auf der linken und rechten Bus-Platine je eine neue Speicherkarte einsetzen. Beim 32-Bit-Bus wird jetzt auch in die Breite gegangen (Bild 1). Diesmal benötigt man noch zwei weitere Bus-Gruppen dazu, die Datenbus wird nun viergeteilt. Die CPU sitzt in der Mitte des Systems. Dabei sind links neben der CPU etwas mehr Steckplätze als rechts vorhanden, denn die Peripherie, die vom Grundprogramm unterstützt wird, wird an den Datenbus D31 bis D24 angeschlossen. Da die Peripherie manchmal Stecker an der Schmalseite der Platten besitzt, ist dies der günstigste Platz. Das Grundprogramm, enthält alle wichtigen Routinen, die man zum Start des Systems benötigt. Neben einem Editor auch einen Assembler, der um die neuen Befehle für den 68020 (CPU) und den 68881 (FPU) erweitert wird. Ferner sind im Grundprogramm Routinen für den Floppy-Betrieb eingebaut (siehe auch Sonderheft „Mikrocomputer Schritt für Schritt 2“). Die normalen NDR-Klein-Computer-Baugruppen für acht Bit besitzen eine

einreihige Stiftleiste zur Verbindung mit dem Bus. Die CPU-68020 besitzt zwei zweireihige Stiftleisten. Auf der Busbaugruppe gibt es zwei Steckplätze zur Auswahl, in die man die CPU stecken kann. Bild 2 zeigt die Belegung der Busschlüsse. Auf der Unterseite der Busbaugruppen muß man die Leitungen D0 bis D7, sowie IORQ, MREQ, RD und WR auftrennen. Jede Bushälfte muß getrennt versorgt werden. Achtung: Man trenne auch RD und WR, obwohl sie beim 68020 auf der Platine verbunden sind, um mit anderen 16- und 32-Bit-Karten kompatibel zu bleiben. Alle anderen Signale müssen an beiden Bushälften anliegen.

Beim 68020 gibt es vier Datenbusteile. Das Leitungsbündel D31 bis D24 wird als UUD (Upper Upper Datenbus) bezeichnet. Bei einem Speicherzugriff werden hier alle geraden Adressen angesprochen (also z. B. 0, 4, 8, ...). D23 bis D16 gehören zum LMD, also Upper Middle Datenbus, D15 bis D8 zum LMD, also Lower Middle Datenbus, und D7 bis D0 bilden den LLD (Lower Lower Datenbus).

Bild 3 zeigt eine Zusammenstellung und Anordnung von Baugruppen, wie sie für den Betrieb des CPM-68k-Systems nötig sind. Alle Speicherbaugruppen müssen in vierfacher Ausfertigung vorhanden sein. Man benötigt mindestens vier ROA-64-Baugruppen, auf denen das Betriebsprogramm sowie ein kleiner lokaler Speicher untergebracht sind. Wenn man mit CPM arbeiten will, so braucht man weiteren Speicher, hier vier DYN-256-Karten, die einen Speicher von 1 MByte bereit stellen. CPM würde auch mit 128 KByte auskommen, jedoch sind die 256-KByte-Chips nicht mehr teuer und vier Baugruppen benötigt man in jedem Fall. Zum Beispiel wird vom neuen BIOS (siehe mc 1986, Heft 4) eine RAM-Floppy unterstützt, die sehr viel Geschwindigkeit bringt.

Das neue Grundprogramm (Version 5.x) benötigt insgesamt acht 2764-EPROMs. Es wird auf die ROA-Baugruppen gesetzt. Man benötigt dabei vier RAM-Bausteine des Typs HM 6264, die als lokaler Speicher (z. B. für den Bildwiederholer) genutzt werden. Eine weiteres EPROM sitzt auf der 68020-Baugruppe selbst. Es sucht automatisch nach dem Grundprogramm. Nach einem RESET wird es eingeladen. Damit sind vier Bank-Boot-Baugruppen eingespart. Für CPM benötigt man ferner eine FLO2-Baugruppe (Floppy-Kontrollen), eine GDP-Baugruppe (Grafik-Ausgabe) und eine KEY-Baugruppe (Tastatur).



Die Hardware

Die CPU 68020 ist auf einer vierfach-Multilayer-Platine aufgebaut, weshalb hier im Heft auf den Abdruck des Layouts verzichtet wurde. Wenn man die Schaltung selbst aufbauen will, sollte man die Fädeltechnik verwenden und gut auf Massen achten. Der Selbstbau ohne Leiterplatte ist allerdings nur etwas für Profis. Bild 4 zeigt das Foto der aufgebauten CPU-Karte.

Bild 5 zeigt die Schaltung der Takt-Logik. Ein Quarzoszillator liefert der CPU einen Takt von 12 MHz. Alle Schaltungsteile wurden auch bereits mit 16 MHz für schnelle 68020-Chips getestet. Der Ausgang des Quarz-Oszillators wird über Nicht-Glieder gepuffert. Die CPU und die FPU (Floating Point Unit) werden über je einen 47-Ohm-Widerstand mit dem Takt verbunden. Der Bus wird über eigene Gatter versorgt. Über den Jumper J2 kann einmal der negierte Takt an den Bus geführt werden und einmal der nicht-negierte, aber auch

ein nicht-negierter Takt, der bei einem DMA-Zugriff in den Tri-State-Zustand gesetzt werden kann. Dazu dient der Speicher 74LS373. Die Tri-State-Ausgänge werden vom BGACK-Signal gesteuert, das auch andere 74LS373-Ks steuert.

Der Takteingang ist mit einem Widerstand nach +5 V verbunden. Wenn möglich sollte man aber die Brücke J2 offen lassen, denn alle neuen Baugruppen des NDR-Klein-Computers benötigen diesen Takt nicht. So kann man den Bus nämlich „sauber“ halten, denn 16 MHz sind kein Pappeneitel.

Die Reset-Logik

Bild 6 zeigt die Reset-Logik. Es gibt drei Reset-Quellen. Der Timer Ne 555 liefert den Reset nach dem Strom-Einschalten. Hier wurde eine große Zeitkonstante gewählt. Das IC 74121 hat die Aufgabe, einen Schalter zu entsperren und einen kurzen Reset-Impuls zu erzeugen. Der

Reset-Impuls muß so kurz sein, daß durch den CPU-Stilstand keine Refresh-Zyklen (bei der DYN-256) ausfallen. Der Taster schließt einen Kondensator kurz, der sich über einen 10-kOhm-Widerstand langsam auflädt. Wenn der verwendete Taster stark prellt, so kann man anstelle des eingezzeichneten 10-µF-Kondensators auch einen 47-µF-Kondensator verwenden. Die beiden Reset-Signale von Timer 555 und Monoflop 74121 werden über Nicht-Glieder in einer Wired-Or-Schaltung zusammengeführt. Das Signal gelangt von dort aus direkt zum 68020 und zum 68881. Der 68020 kann per Befehl auch selbst einen Reset auslösen, der dann ebenfalls in Wired-Or-Verknüpfung an diesen Punkt führen kann. Der Widerstand von 150 Ohm ist für eine ältere XC68020-Maske gedacht. Zwei weitere Nicht-Glieder leiten das neue Reset-Signal auf den NDR-Klein-Computer-Bus. Alle Reset-Signale auf der CPU-Platine sind direkt mit dem Prozessor verbunden.




Bild 1. Der Vierfach-Bus erlaubt 32 Bit




Bild 4.
Die
Baugruppe
CPU 68020




Bild 5.
Der Taktgenerator




Bild 6.
Die Reset-Logik




Bild 7. DMA-Signal-
Steuerlogik

Mit DMA-Logik

Bild 7 zeigt eine Schaltung, die den DMA-Zugriff über die Signale BUSRQ und BUSAK verwaltet. Wird das Signal BUSRQ am Bus angelegt (aktiv Low), dann wird das Signal BUSAK von der Schaltung erst dann auf 0V gelegt, wenn der Bus wirklich frei ist. Wenn danach das Signal BUSRQ wieder auf High gelegt wird, so darf der 68020 wieder zugehen und das Signal BUSAK wird dann ebenfalls wieder auf High gelegt. Die Schaltung sorgt dafür, daß das BUSRQ-Signal erst dann auf 0 geht, wenn alle Buszyklen des 68020 beendet sind. Dazu wird das eingehende Signal mit den internen Signalen AS (Adress-Strobe) und BG (Bus Grant) verknüpft. Die Schaltung erzeugt zusätzlich das Signal BR (Bus Request) für den 68020. Nach Anlegen von BUSRQ wird zunächst BR auf 0 gesetzt, damit die CPU die Anforderung mitbekommt. Sie antwortet mit BG auf 0, was auch mitten in einem laufenden Bus-Zyklus geschehen kann. Daher wird durch den 74LS139 das Signal noch mit AS verknüpft und erst wenn AS auf 1 liegt, werden BUSAK und BGACK gegeben. BGACK wird invertiert und nicht-invertiert benötigt. Sind BUSAK und BGACK gesetzt, wird BR zurückgenommen (dafür erhält die CPU BGACK). Wenn das Signal BUSRQ wieder auf 1 gelegt wird, werden BUSRQ und BGACK zurückgenommen. Mit dieser Schaltung kann man den DMA-Zugriff völlig asynchron gestalten. Ein einfacher Test der Schaltung gelingt mit dem Signal HSYNC (von der GDP-Baugruppe), das man an den Eingang BUSRQ legt. Mit dem Oszilloskop kann man beobachten: Wenn BUSRQ auf 0V geht, so wird kurz danach der Bus freigegeben. Das System darf bei dieser „heissen“ Probe nicht abstürzen. Wenn man VSYNC an die Leitung BUSRQ anlegt, so verschwinden ggf. der Cursor, da nun eine synchrone Abfrage des GDP nicht




Bild 8. Die Boot-Logik

ENTER FILENAME (WITH EXTENSION) ----> PA3.PAL
PAL16L8

Fa 3 Pal fuer CPU 68020 NDR-Klein-Computer (C) 1986, Rolf-D. Klein

FFQAUS A15 A16 A17 A18 A19 A20 A21 NBGACK GND
NCPUSPAC NDISABLE NIOWRT NEPROMCE TKH A31 A30 NWR NDACKO VCC

IF (VCC) /NEPROMCE = /FFQAUS * /A15 * /A16 * /A17 * /A18 * /A19

IF (VCC) /NIOWRT = /NWR * /A30 * A31 * NCPUSPAC

IF (VCC) /NDISABLE = /FFQAUS * /A15 * /A16 * /A17 * /A18 * /A19

+ /A20 * /A21 * NCPUSPAC * /A30 * /A31

+ /NBGACK

IF (/NEPROMCE * TKH) /NDACKO = /NEPROMCE * TKH

DESCRIPTION: Erzeugung der Select und Disable Signale

OPERATION CODES:

B=CH0 O=INOUT P=I/O B=RIEF

B=EX L=SEL N=SWP Q=QUIT

ENTER OPERATION CODE:B

S=SIMULATE

Bild 9. Die PAL-Gleichungen von PA3

mehr möglich ist. Das System arbeitet aber dennoch weiter, nur Floppy-Zugriffe müssen scheitern.

Die Boot-Logik

Bild 8 zeigt die Schaltung. Der 68020 kann mit unterschiedlichen Datenbus-Breiten arbeiten: mit 32-Bit-Datenbus, mit 16-Bit-Datenbus oder mit 8-Bit-Datenbus. Wie breit der aktuelle Datenbus gerade sein soll, das kann man durch die Signale DSACK0 und DSACK1 bestimmen. Dabei kann die Breite von Bus-Zyklus neu festgelegt werden. Die Boot-Logik macht davon Gebrauch. Ein einziges 2764-EPROM genügt nämlich




Bild 10. PAL-Pin-Belegung PA3

reichlich für das Boot-Programm, es wäre Verschwendung, vier solcher EPROMs am 32-Bit-Datenbus vorzusehen. Das Boot-EPROM schaltet sich nach dem Reset in den unteren Adressbereich (0 bis 1FFF, bzw. 0 bis 7FFF, um auch 27256-ICs zuzulassen). Ein PAL-Baustein sorgt für die Adreßdecodierung. Ein solcher programmierbarer Logik-Baustein kann sehr viele Gatter ersetzen. Er wurde hier zur Schaltungsvereinfachung eingesetzt. Das PAL PA3 erzeugt zum Beispiel das Select-Signal für das Boot-EPROM. Ein Flipflop 74LS74 wird dazu nach dem Reset rückgesetzt. Dadurch gelangt ein 0-Signal an Pin1 des PAL-Bausteins. Bild 9 zeigt die PAL-

Gleichungen. In den PAL-Gleichungen sind die Funktionen der Ausgänge in Abhängigkeit von Eingängen definiert. Der Ausgang NEPROMCE führt an das EPROM. Er liegt immer dann auf 0, selektiert also das EPROM, wenn Pin 1 auf 0 liegt, also das Signal FFQAUS, die richtige Adresse anliegt (A16 bis A21 auf 0, sowie A30 und A31 auf 0) und NCPUSPAC auf 0 liegt. NCPUSPAC ist ein Signal, das angibt ob sich die CPU in einem Modus befindet, bei dem die Adreßdecodierung eine besondere Bedeutung haben. Bild 10 zeigt übrigens die PAL-Belegung, wie sie vom PAL-Assembler erzeugt wird und Bild 11 das Fuse-Diagramm für die, die sich das PAL

```

11 1111 1111 2222 2222 2233
0123 4567 8901 2345 6789 0123 4567 8901

```

```

0 ---- -X- -X- ---- /NEPROMCE*TKH
1 ---- -X- -X- ---- /NEPROMCE*TKH

```

```

2 XXXX XXXX XXXX XXXX XXXX XXXX
3 XXXX XXXX XXXX XXXX XXXX XXXX
4 XXXX XXXX XXXX XXXX XXXX XXXX
5 XXXX XXXX XXXX XXXX XXXX XXXX
6 XXXX XXXX XXXX XXXX XXXX XXXX
7 XXXX XXXX XXXX XXXX XXXX XXXX

```

```

8 XXXX XXXX XXXX XXXX XXXX XXXX
9 XXXX XXXX XXXX XXXX XXXX XXXX
10 XXXX XXXX XXXX XXXX XXXX XXXX
11 XXXX XXXX XXXX XXXX XXXX XXXX
12 XXXX XXXX XXXX XXXX XXXX XXXX
13 XXXX XXXX XXXX XXXX XXXX XXXX
14 XXXX XXXX XXXX XXXX XXXX XXXX
15 XXXX XXXX XXXX XXXX XXXX XXXX

```

```

16 XXXX XXXX XXXX XXXX XXXX XXXX
17 XXXX XXXX XXXX XXXX XXXX XXXX
18 XXXX XXXX XXXX XXXX XXXX XXXX
19 XXXX XXXX XXXX XXXX XXXX XXXX
20 XXXX XXXX XXXX XXXX XXXX XXXX
21 XXXX XXXX XXXX XXXX XXXX XXXX
22 XXXX XXXX XXXX XXXX XXXX XXXX
23 XXXX XXXX XXXX XXXX XXXX XXXX

```

```

24 XXXX XXXX XXXX XXXX XXXX XXXX
25 XXXX XXXX XXXX XXXX XXXX XXXX
26 XXXX XXXX XXXX XXXX XXXX XXXX
27 XXXX XXXX XXXX XXXX XXXX XXXX
28 XXXX XXXX XXXX XXXX XXXX XXXX
29 XXXX XXXX XXXX XXXX XXXX XXXX
30 XXXX XXXX XXXX XXXX XXXX XXXX
31 XXXX XXXX XXXX XXXX XXXX XXXX
32 XXXX XXXX XXXX XXXX XXXX XXXX
33 XXXX XXXX XXXX XXXX XXXX XXXX
34 XXXX XXXX XXXX XXXX XXXX XXXX
35 XXXX XXXX XXXX XXXX XXXX XXXX
36 XXXX XXXX XXXX XXXX XXXX XXXX
37 XXXX XXXX XXXX XXXX XXXX XXXX
38 XXXX XXXX XXXX XXXX XXXX XXXX
39 XXXX XXXX XXXX XXXX XXXX XXXX

```

```

40 ---- -X- -X- -X- -X- -X- -X- -X- -X-
41 -X- -X- -X- -X- -X- -X- -X- -X- /FFQAUS*/A15*/A16*/A17*/A18*/A1
42 XXXX XXXX XXXX XXXX XXXX XXXX
43 XXXX XXXX XXXX XXXX XXXX XXXX
44 XXXX XXXX XXXX XXXX XXXX XXXX
45 XXXX XXXX XXXX XXXX XXXX XXXX
46 XXXX XXXX XXXX XXXX XXXX XXXX
47 XXXX XXXX XXXX XXXX XXXX XXXX

```

```

48 ---- -X- -X- -X- -X- -X- -X- -X- -X-
49 XXXX XXXX XXXX XXXX XXXX XXXX /NMR*/A30*A31*NCPU$PAC
50 XXXX XXXX XXXX XXXX XXXX XXXX
51 XXXX XXXX XXXX XXXX XXXX XXXX
52 XXXX XXXX XXXX XXXX XXXX XXXX
53 XXXX XXXX XXXX XXXX XXXX XXXX
54 XXXX XXXX XXXX XXXX XXXX XXXX
55 XXXX XXXX XXXX XXXX XXXX XXXX

```

```

56 ---- -X- -X- -X- -X- -X- -X- -X- -X-
57 -X- -X- -X- -X- -X- -X- -X- -X- /FFQAUS*/A15*/A16*/A17*/A18*/A1
58 XXXX XXXX XXXX XXXX XXXX XXXX /NBGACK
59 XXXX XXXX XXXX XXXX XXXX XXXX
60 XXXX XXXX XXXX XXXX XXXX XXXX
61 XXXX XXXX XXXX XXXX XXXX XXXX
62 XXXX XXXX XXXX XXXX XXXX XXXX
63 XXXX XXXX XXXX XXXX XXXX XXXX

```

LEGEND: X = FUSE NOT BLOWN (L,N,0)

OPERATION CODES:

- : FUSE BLOWN (H,P,1)

B=ECHO O=PINOUT P=PLOT B=BRIEF
B=HEX L=HELP R=BNFF Q=QUIT
ENTER OPERATION CODE:0

selbst schließen wollen. Das Flipflop kann nun durch einen Speicherzugriff gesetzt werden, womit das EPROM aus- geschaltet wird. Dazu wird der Takt- eingang des Flipflops mit einem Ausgang des PALs verbunden, der in Bild 9 mit NIOWRT bezeichnet ist. Es wird bei An- legen einer bestimmten Adresse (A31=1 und A30=0, also z. B. auch BFFFFFC8, siehe Boot-Programm) und einem Schreibsignal (WR) auf 0 gelegt. Damit wird D31 in das Flipflop übernommen. Mit dem Befehl MOVE.B #80, \$BFFFFFC8 kann man also das Flipflop setzen und somit das Boot-EPROM aus- blenden.

Das Signal DSACK0 dient zur Busbrei- tenschaltung beim 68020. Wenn dies- ses Signal auf 0 liegt und das Signal DSACK1 auf 1, erwartet die CPU einen 8-Bit-Datenbus. Alle Daten werden da- bei auf den Leitungen D31 bis D24 über- tragen. Daher sind auch die Q-Ausgänge des EPROMs mit diesen Leitungen ver- bunden. Das Signal NDISACK in der PAL-Gleichung wird noch mit dem Ein- gang TKH verknüpft. Dieser Eingang er- hält sein Signal von einem Schiebereg- ister, das die Aufgabe besitzt, den Zugriff an das EPROM anzupassen, also Warte- Zyklen einzufügen. Damit können auch sehr langsame EPROMs als Boot-EPROM verwendet werden, ohne daß auf dem System-Bus Wartezyklen eingelegt wer- den müssen. Der Ausgang DSACK0 ist dabei als offener Kollektor geschaltet. In der PAL-Gleichung steht daher als IF- Bedingung die gleiche Formel wie als Wertzuweisung. Der Ausgang wird in den hochohmigen Zustand geschaltet, wenn diese Gleichung nicht erfüllt ist, und sonst auf 0.

Das Signal NDISABLE in der PAL-Glei- chung hat die Aufgabe, bei Zugriff auf das EPROM die internen Treiber und die Zugriffe nach außen auf den Bus zu sper- ren. Auch bei einem DMA-Zugriff muß das der Fall sein. Daher wird einmal mit der Formel für NEPROMCE, aber auch mit BGACK verknüpft.

Die Steuer-Logik

Bild 12 zeigt die Schaltung. In dieser Schaltung werden alle wichtigen Ti- ming-Signale erzeugt. Dazu werden zwei PAL-Bausteine verwendet. PA1 hat die Aufgabe, die Signale MREQ und IORQ für den Bus zu erzeugen. Jede Bushälfte besitzt ihre eigenen Steuersignale. Me-

Bild 11. Fuse-Diagramm PA3

Bild 12. Die Steuer-Logik




Bild 14. PAL-Pin-Belegung PA1

PAL16L8

Pa 1 Pal fuer CPU 68020 MDR-Klein-Computer (C) 1986, Rolf-D. Klein

A0 A1 SIZE0 SIZE1 NAS A31 NAVEC NFFCOS NDIS GND

BGACK IOLDD IOLMD IOLMD IOLDD MRLDD MRLMD MRLMD VCC

IF (/BGACK) /MRLMD = NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

IF (/BGACK) /MRLMD = NDIS * NFFCOS * NAVEC * /A31 * /NAS * /SIZE0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

IF (/BGACK) /MRLMD = NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

+ NDIS * NFFCOS * NAVEC * /A31 * /NAS * /A0 * /A1

DESCRIPTION: Erzeugt die Signale IORQ und MREQ fuer den BUS, die in UUD UND LMD und LLD geteilt sind.

OPERATION CODES:

B=ECHO O=PINOUT P=PLOT B=BRIEF
B=HEX L=HELP R=BNFF Q=QUIT
ENTER OPERATION CODE:0

Bild 13. PAL-Gleichungen von PA1

OPERATION CODES:

B=ECHO O=PINOUT P=PLOT B=BRIEF
B=HEX L=HELP R=BNFF Q=QUIT
ENTER OPERATION CODE:0 STOP

ENTER OPERATION CODE:0 STOP

daß nach dem Umschalten kein undefinierter Zustand auf dem Bus auftritt, falls die DMA-Schaltung die Signale erst nach einiger Verzögerung setzt belegt.

Das Tempo muß passen

Mit einem Schieberegister 74LS164 und einem Multiplexer 74LS153 werden Wartezyklen paßgerecht erzeugt. In unserer Schaltung kann man Speicher- und IO-Zyklen getrennt einstellen. Von Position 1 bis 8 wächst die Zahl der eingestellten Wartezyklen. Die FLOZ-Baugruppe benötigt ca. 3 bis 4 Wartezyklen bei 16-MHz-Betrieb. Daher sollte man die IO-Zyklen auf diesen Wert stellen (Brücke 1 auf 4). Beim Speicher genügt ein Wartezyklus (Brücke M auf 1). Der Multiplexer hat die Aufgabe die jeweiligen Wartezyklen aufzuschalten. Dazu wird an den A-Eingang das Signal A31 geführt. Es unterscheidet Speicher von Peripherie. Auf den Eingang B ist zusätzlich die Wait-Leitung des Bus geführt. Damit kann auch eine externe Schaltung ein Wartesignal erzeugen. Die Warte-Steuerung erfolgt über DSACK0 und DSACK1. Da außen immer ein 32-Bit-Bus vorhanden ist, werden beide Signale über die Gatter 7405 gleichzeitig auf 0 gelegt. Nach Beginn eines Bus-Zyklus wartet die CPU, bis DSACK0 oder DSACK1 oder beide auf 0 gehen. Durch das Schieberegister wird ein durchlaufendes 1-Signal an seinen Ausgängen erzeugt, sobald das Signal DS (Datastrobe) den Zugriffbeginn mitteilt. Über den Multiplexer gelangt dann das Speicher- oder Peripherie-Signal an die Gatter im 7405. Wenn von außen WAIT angelegt wird, also die Leitung WAIT am Bus auf 0 geht, so schaltet der Multiplexer auf die Eingänge 0 oder 1 um und erhält von dort ein 0-Signal. DSACK0 und DSACK1 bleiben damit auf 1 und die CPU wartet. Das Schieberegister arbeitet normal weiter, und DSACK0 und DSACK1 werden nach Ende des Wait-Signals sofort auf 0 gelegt, falls das Schieberegister ebenfalls schon mit seinen Wartezyklen durch ist. Der Multiplexer wird zusätzlich durch das Signal BOARDSEL gesteuert, denn wenn die CPU auf die FPU zugreift, so erzeugt diese ihre eigenen DSACK-Signale. Bei einem Zugriff auf das Boot-EPROM wird der Multiplexer über das BOARDSEL-Signal ebenfalls gesperrt, denn das EPROM erzeugt ja ein eigenes

	11	1111	1111	2222	2222	2233	
0123	4567	8901	2345	6789	0123	4567	8901
0	X-X	X-00	-X00	-X00	X-00	-00	FC0*FC1*FC2*/A19*/A18*/A17*/A16
1	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
2	0000	0000	0000	0000	0000	0000	0000
3	0000	0000	0000	0000	0000	0000	0000
4	0000	0000	0000	0000	0000	0000	0000
5	0000	0000	0000	0000	0000	0000	0000
6	0000	0000	0000	0000	0000	0000	0000
7	0000	0000	0000	0000	0000	0000	0000
8	X-X	X-00	-X00	-X00	X-00	-00	FC0*FC1*FC2*/A19*/A18*/A17*/A16*/A15
9	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
10	0000	0000	0000	0000	0000	0000	0000
11	0000	0000	0000	0000	0000	0000	0000
12	0000	0000	0000	0000	0000	0000	0000
13	0000	0000	0000	0000	0000	0000	0000
14	0000	0000	0000	0000	0000	0000	0000
15	0000	0000	0000	0000	0000	0000	0000
16	X-X	X-00	-X00	-X00	X-00	-00	FC0*FC1*FC2*/A19*/A18*/A17*/A16
17	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
18	0000	0000	0000	0000	0000	0000	0000
19	0000	0000	0000	0000	0000	0000	0000
20	0000	0000	0000	0000	0000	0000	0000
21	0000	0000	0000	0000	0000	0000	0000
22	0000	0000	0000	0000	0000	0000	0000
23	0000	0000	0000	0000	0000	0000	0000
24	X-X	X-00	-00	-00	-00	-00	FC0*FC1*FC2
25	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
26	0000	0000	0000	0000	0000	0000	0000
27	0000	0000	0000	0000	0000	0000	0000
28	0000	0000	0000	0000	0000	0000	0000
29	0000	0000	0000	0000	0000	0000	0000
30	0000	0000	0000	0000	0000	0000	0000
31	0000	0000	0000	0000	0000	0000	0000
32	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
33	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
34	0000	0000	0000	0000	0000	0000	0000
35	0000	0000	0000	0000	0000	0000	0000
36	0000	0000	0000	0000	0000	0000	0000
37	0000	0000	0000	0000	0000	0000	0000
38	0000	0000	0000	0000	0000	0000	0000
39	0000	0000	0000	0000	0000	0000	0000
40	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
41	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
42	0000	0000	0000	0000	0000	0000	0000
43	0000	0000	0000	0000	0000	0000	0000
44	0000	0000	0000	0000	0000	0000	0000
45	0000	0000	0000	0000	0000	0000	0000
46	0000	0000	0000	0000	0000	0000	0000
47	0000	0000	0000	0000	0000	0000	0000
48	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
49	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
50	0000	0000	0000	0000	0000	0000	0000
51	0000	0000	0000	0000	0000	0000	0000
52	0000	0000	0000	0000	0000	0000	0000
53	0000	0000	0000	0000	0000	0000	0000
54	0000	0000	0000	0000	0000	0000	0000
55	0000	0000	0000	0000	0000	0000	0000
56	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
57	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
58	0000	0000	0000	0000	0000	0000	0000
59	0000	0000	0000	0000	0000	0000	0000
60	0000	0000	0000	0000	0000	0000	0000
61	0000	0000	0000	0000	0000	0000	0000
62	0000	0000	0000	0000	0000	0000	0000
63	0000	0000	0000	0000	0000	0000	0000

LEGEND: X : FUSE NOT BLOWN (L,N,0) - : FUSE BLOWN (H,P,1)
O : PHANTOM FUSE (L,N,0) O : PHANTOM FUSE (H,P,1)

NUMBER OF FUSES BLOWN = 134

OPERATION CODES:

B=CH0 Q=INOUT P=BIFF B=BIFF
B=EX L=BIFF N=BIFF
ENTER OPERATION CODE:0

Bild 18. Fuse-Diagramm PA2




Bild 19. CPU und FPU im Verbund




Bild 22. Die Datenbus-Treiber




Bild 20. Die CPU-Pin-Belegung



Bild 21. Die FPU-Pin-Belegung




Bild 23. Adreß-Bus-Treiber


```

...A68K 4.0a 06/13/83 ...Run on 09/05/85
1. *****
2. * Boot fuer 68020 auf der Baugruppe *
3. *
4. * CPU 68020/32 V1.0 850710 RDK *
5. * V 1.1, 860315 mit RAM Pruefung *
6. * und Erkennung *
7. *****
8.
9. section 0
10.
000000 00008FFE * Vorlaeufiger Stack.
000004 00000008
000008
000008 41F9 00008070
000008 2448
000008 43FA 0020
000010 363C 0053
000018
000018 1019
00001A 10C0
00001C 9028 FFFF
000020 6066
000022 51CB FFFF
000026 4ED2 * Gultige Startadresse
27. jmp #a2
28.
29. errorskip:
30. adda.l #92000, a2 * in 8K Schritten suchen.
31. mova.l a2, a0 * neue Hialadresse
32. bra.s fehlerwdh * dort neu versuchen.
33.
34.
35.
36. anf:
37.
38. boot:
39. move.b #80, $BFFFFFC8 * Boot loeschen
40. lea $400, a0 * Start der Suche
41. Loop:
42. cmp.l #a55a8002, (a0) * Anwender-Kennung
43. beq.s chess *
44. cmp.l #a5a8001, (a0) * Grundprog. Kennung
45. beq.s gefunden
46. adda.l #400, a0 * 1K Seitengrenzen
47. bra.s loop
48. gefunden:
49. cmp #66000, $20 (a0)
50. bne.s loop
51. cmp #66000, $24 (a0)
52. bne.s loop
53. jmp $24 (a0) * Start auch wenn in RAM
54.
55. goon:
56. move.l #a55a8002, (a0) * restaurieren
57. adda.l #81000, a0
58. bra.s loop
59.
60. chess:
61. clr.l (a0) * Einsprung fuer Anwender Software.
62. cmp.l #a55a8002, (a0) * muss in ROW sein.
63. bne goon
64. jmp $4 (a0) * und starten
65.
66.
67. ende:
68.
69. end

```

Bild 24. Das Boot-Programm

Minimalsystem:	1x Baugruppe CPU 68020 + Boot-EPROM 2x großer Bus 4x ROA64 + 4x RAM8K + 8x EPROM64K (Gru) 1x KEY + ASCII-Tastatur 1x GDP64 + Bildschirm
CP/M-Ausbau:	dazu: 4x DYN 256K 1x FLO2 1x Floppy-Laufwerk (besser 2) 1x Betriebssystem CP/M
Erweiterungen:	CENT+ iOE für Parallel-Drucker SER für serielle Schnittstelle HCOPY für Maus und/oder Graphikausgabe FESTCON für Winchester-Anschluß usw.

Bild 25. Das sind die verschiedenen Ausbaustufen

DSACK-Signal (wobei nur DSACK0 erzeugt wird, da das EPROM mit einem 8-Bit-Datenbus arbeitet). Die beiden Signale DSACK0 und DSACK1 sind übrigens über einen sehr niedrigeren Widerstand (220 Ohm) nach +5 V verbunden um die Schaltung für 16 MHz tauglich zu machen. Sind die Widerstände nämlich zu groß, so steigen die Signale DSACK0 und DSACK1 zu langsam an, und der nächste Bus-Zyklus erhält noch das 0-Signal als Eingangswert und arbeitet dann ohne Wartezyklen.

Die CPU und FPU

Bild 19 zeigt die Beschaltung der CPU mit FPU. Die FPU ist fast völlig parallel zur CPU geschaltet. Nur die Signale A0, SIZE, sowie CLK, SENSE und CS liegen nicht parallel. A0 und SIZE bestimmen die Datenbusbreite, die hier auf 32 Bit eingestellt ist. SENSE ist von der FPU aus ständig auf Masse gelegt. Damit könnte man über einen Port abfragen ob die FPU im Sockel steckt, was hier jedoch nicht getan wird. Die Signale CLK, also der Takt, kommen von der Taklogik und sind dort über einen 47-Ohm-Widerstand mit dem gemeinsamen Takt verbunden. Übrigens ist es möglich, FPU und CPU unterschiedlich zu takten. Das Signal CS ist das Auswahl-Signal an die FPU und wird durch PA1 erzeugt. Die FPU erzeugt noch zwei Rückmeldesignale, DSACK0 und DSACK1, die über nicht-invertierende Treiber mit den entsprechenden Eingängen der CPU verbunden sind. Darüber werden Daten-transfer-Ende und die Datenbusbreite signalisiert. Bei der CPU sind die Signale IPL0 bis IPL2 bedeutsam. Sie dienen der Inter-

ruption-Anforderung. IPL0 und IPL2 sind zusammenschaltbar, damit man vom Bus her das gleiche Verhalten wie beim 68008 bekommt, zumal nur zwei Interruptleitungen auf dem Bus zur Verfügung stehen. Will man einen nicht-maskierbaren Interrupt benutzen, so muß man die Brücke J3 setzen. Dann hat man allerdings nur einen Interrupt-Eingang. Die Leitung CDS1 kann über die Brücke J5 auf 0 gelegt werden. Damit ist der interne Cache-Speicher gesperrt. Wenn man den Cache-Speicher verwenden will, muß man ihn aber erst per Befehl einschalten (MOVE.L #1, D0; MOVE.C D0, CACR). Zusätzlich muß die Brücke offen sein.

Die CPU besitzt acht Masse-Anschlüsse und acht Versorgungs-Spannungseingänge, die alle angeschlossen sein müssen. Die FPU besitzt fünf Masse- und vier +5-V-Eingänge. Einige Entstörkondensatoren sollte man zusätzlich in der Nähe der CPU und FPU anbringen (wie bereits im Layout berücksichtigt). Bild 20 zeigt die Pin-Belegung der CPU und Bild 21 die Pin-Belegung der FPU (jeweils von unten gezeichnet). Bild 22 zeigt die Schaltung der Datenbus-Treiber. Durch das Signal R/W wird deren Richtung gesteuert und die Freigabe erfolgt mit dem Signal BOARDSEL. Bild 23 zeigt die Schaltung der Adressbus-Treiber. Für jede Bushälfte sind eigene Treiber vorgesehen, um das Pan Out zu erhöhen und lange Leitungen auf der Leiterplatte zu puffern. Die Bausteine 74LS373 werden durch das Signal BGACK freigegeben, so daß bei einem DMA-Zugriff der Bus zur Verfügung steht. Der Adressbus ist auf besondere Weise verdrahtet. Die Leitung A2 der CPU

führt auf die Busleitung Leitung A0. Alles ist also um zwei Adressen verschoben. Da mit einem 32-Bit-Datenbus gearbeitet wird, aber beim 68020 auch Byte-Adressierung möglich ist, werden die CPU-internen Leitungen A0 und A1 in entsprechende Select-Signale (PA1) umgewandelt. Beim NDR-Klein-Computer kann man mit dem Original-Bus so 4 MByte mit dem 68020 adressieren und im Gegensatz zum 68008 (1 MByte) ist der IO-Bereich eigentlich auch genauso groß (4 MByte). Jedoch decodieren die normalen IO-Baugruppen des NDR-Klein-Systems nur die unteren 4 Bit des Adressbus, so daß man „nur“ 1024 IO-Adressen bekommt (auf jedem Busviertel 256 IO-Adressen).

Das Boot-Programm

Bild 24 zeigt das Boot-Programm. Zum Betrieb der Baugruppe benötigt man auch das Boot-EPROM. Es hat die Aufgabe, nach dem Grundprogramm zu suchen und dieses zu starten. Durch das Boot-Prinzip ist es möglich, auch auf Adresse 0 RAM zu betreiben, wie man es für den Betrieb von CP/M-68k benötigt. Das Programm kopiert zunächst das eigentliche Suchprogramm in einen RAM-Bereich. Dabei wird bei Adresse \$8070 begonnen nach RAM zu suchen. Die Adresse wurde so gewählt, weil sie in das lokale RAM des Grundprogramms fallen kann (Version 4.3 auf \$8000 Version 5.x auf \$1000). Dann wird da nur ein unbedeutender Puffer überschrieben. Damit ist ein zerstörungsfreier Warmstart nach einem erneuten Reset möglich. Das Bootprogramm schaltet, sobald es sich im RAM befindet und dort aufgerufen wurde, das Boot-EPROM ab und beginnt die Suche bei Adresse \$400 in 1-KW-Schritten. Das Grundprogramm besitzt ein Erkennungsmuster (\$55A8001) mit dem das Suchprogramm den Anfang finden kann. Falls das Suchprogramm nicht findet, wird eine Plausibilitätsprüfung durchgeführt und dann wird das Grundprogramm gestartet. Ein weiterer String, der \$a55a8002 lautet, wird ebenfalls gesucht. Mit ihm kann man eigene Anwendersoftware kennzeichnen, die dann auch automatisch gestartet werden kann.

Fortsetzung folgt: FPU, CPU und Software

Literatur:

- [1] Mikrocomputer Schritt für Schritt 2. Sonderheft von mc, Franzis-Verlag.
- [2] Motorola: MC68020 32-Bit Microprocessor User's Manual.